波形与逻辑电平

逻辑电平：英文Logical Electrical Level，简称为电平，指两功率或电压之比的对数，有时也可用来表示两电流之比的对数。电平的单位分贝用dB表示。

电平与电压的关系

电平的测量实际上也是电压的测量，只是刻度不同而已，任何电压表都可以成为一个测量电压电平的电平表，只要表盘按电平刻度标志即可，在此要注意的是电平刻度是以1 mW功率消耗于600 Ω电阻为零分贝进行计算的，即0dB=0.775V。电平量程的扩大实质上也是电压量程的扩大，只不过由于电平与电压之间是对数关系，因而电压量程扩大N倍时，由电平定义可知，即电平增加20lgN(dB)。

关于逻辑高低电平

LV：英文Low Voltage，指低电平/低电压

1) 5V CMOS中， 输入大于3.5V算高电平， 输入小于1.5V算低电平

2) 5V TTL 中 ， 输入大于2V算高电平 ， 输入小于0.8V算低电平

3) 3.3V LVTTL中 ，输入大于2V算高电平　， 输入小于0.8V算低电平

4) 2.5V CMOS中 ， 输入大于1.7V算高电平，　输入小于0.7V算低电平

COMS电平

COMS：英文Complementary Metal Oxide Semiconductor，CMOS（本意是指互补金属氧化物半导体——一种大规模应用于集成电路芯片制造的原料）是微机主板上的一块可读写的RAM芯 片，用来保存当前系统的硬件配置和用户对某些参数的设定。CMOS可由主板的电池供电，即使系统掉电，信息也不会丢失。CMOS速度较快，多用于相对高速的器件，如一驱多时钟芯片。Vcc：为5V时，输出：VOH>=4.45V；输入：VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。Vcc为3.3V时，输出：VOH>=3.2V；输入：VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。

CMOS使用注意：

CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，若电流强度过大，可能导致闩锁效应造成芯片烧毁。而LVCMOS可以与3.3V的LVTTL直接相互驱动。

ECL、 PECL、LVPECL电平

ECL：英文Emitter Coupled Logic，即发射极耦合逻辑电路(差分结构)。Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。ECL特点是速度快，驱动能力强，噪声小，易达到上百M的程序应用。但功耗大，需要负电源。为简化电源，出现了PECL（改用正电压供电)和LVPECL。

PECL：英文Pseudo/Positive ECL

Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V

LVPELC：英文Low Voltage PECL

Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V

ECL、 PECL、LVPECL使用注意：

不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

LVDS电平

LVDS：英文Low Voltage Differential Signaling。

为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平，中心电平一般在1.2V左右。

LVDS使用注意：

可高达到600M以上，PCB要求较高，差分线要求严格等长，长度偏差最好控制在10mil(0.25mm)以内。100欧电阻距离信号接收端距离控制在500mil以内，最好在300mil内。2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

TTL电平

TTL：英文Transistor-Transistor Logic，即 三极管结构。

TTL电平常用的一般分为2种，分别是3.3V和5V。不论3.3V还是5V，TTL的VIH/VIL与VOH/VOL都一样，如下：

输入的高低电平VIH/VIL一般是2V/0.8V，输出的高低电平VOH/VOL一般是 2.4V/0.4V，也就是输出：VOH>=2.4V；VOL<=0.5V；输入：VIH>=2V；VIL<=0.8V。

LVTTL电平

英文Low Voltage Transistor-Transistor Logic

LVTTL又分3.3V、2.5V以及更低电压的LVTTL。3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。

TTL使用注意：

TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应选用1k以下电阻下拉。另外，TTL输出不能驱动CMOS输入。