晶振电路设计:如何保障晶振时钟信号源稳定

晶振电路设计:如何保障晶振时钟信号源稳定

  • 晶振振荡原理

振荡器是一个没有输入信号的带选频网络的正反馈放大器。从能量的角度来说,正弦波振荡器(无源晶振)是通过自激方式把直流电能转换为特定频率和幅度的正弦交变能量的电路。

  • 晶振等效电路

在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振。当用石英晶体组成并联谐振电路时,晶体表现为感性,其等效品质因数Q值很高。

  • 晶振等效阻抗

晶振在串联谐振时表现为电阻,在并联谐振时表现为电感。电工学上以频率的高低分,其中较低的频率是串联谐振,较高的频率是并联谐振。

  • 晶振皮尔斯振荡电路原理

倒相器作为放大器,同时提供180度的相移。而晶振及负阻电容作为反馈回路,提供剩下的180度相移。RF为反馈电阻,用来决定倒相器的直流工作点,使之工作在高增益区(线性区)。这个电阻值不能太小,否则会导致环路无法振荡。该电路利用晶振的并联谐振,由于并联谐振与C0有关,会受寄生电容影响,因此增加外接电容C1、C2,可减小C0对谐振频率的影响。同时C1、C2的加入会影响起振时间和振荡频率的准确度。在许可范围内,外接电容(接地电容)值越低越好。外接容值偏大虽有利于振荡器的稳定,但将会增加起振时间。

  • 晶振设计注意事项

在低功耗设计中晶振的选择非常重要,尤其带有睡眠唤醒的系统,往往使用低电压以求低功耗。由于低供电电压使提供给晶振的激励功率减少,造成晶振起振很慢或根本就不能起振。这一现象在上电复位时并不特别明显,上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电路的扰动要比上电时小得多,起振变得很不容易。在振荡回路中,晶振既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。

晶振受哪些外界因素影响会出现频偏?

1、晶振的工作受温度影响,不同的温度下晶振的频率会有所变化。温度变化时,原子间距会发生变化,导致晶振的谐振频率也会发生变化。

2、电源波动会导致晶振的工作电压发生变化,从而影响晶振的频率。

3、当晶振的负载阻抗发生变化时,会影响晶振的频率。

4、如果晶振安装位置不正确或受到震动,可能会导致其谐振频率发生变化。

如何最大化程度地减少晶振频偏的影响? 

1、选择温度系数较低的晶振,可以减小温度变化对晶振频率的影响。

2、确保电源电压稳定,避免过高或过低的电压影响晶振的频率。

3、根据实际应用情况,选择合适的负载阻抗,确保晶振能够正常工作。

4、将晶振安装在正确的位置,确保其不受震动的影响。同时,在安装时可以采取一些措施来减小应力对晶振的影响,如使用橡胶垫等。

5、对于需要高精度时钟信号的应用,可以定期对晶振进行校准,以确保其频率的准确性。

通过上述措施,我们可以较大程度地减小晶振频偏的影响,提高系统的稳定性和准确性。当然,在实际应用中,我们还需要根据具体的情况和需求,灵活采用不同的方法来解决问题。

其它注意事项

1、在选择晶振时,需要了解其性能参数,如频率范围、温度系数、负载电容等,以确保其能够满足实际应用的需求。

2、在安装和使用晶振时,需要注意其电气性能,如阻抗、相位噪声等,以确保其能够正常工作并满足系统的要求。

3、晶振容易受到其它高频元件的干扰,因此需要采取一些措施来减小干扰的影响,如使用屏蔽线、滤波器等。

4、对于一些重要的时钟信号,需要采取一些保护措施,如使用稳压器、滤波器等,以减小电源波动和负载变化对晶振的影响。

电话:0755-23068369