当前位置: 首页 > 技术支持 > 解决方案 > 正文 如何减少电路板寄生电容对贴片晶振的影响? 作者:晶诺威科技 时间:2022年05月18日 浏览量:2044 如何减少电路板寄生电容对贴片晶振的影响? 措施:针对多层板,建议挖空晶振下方的平面层。 原因分析: 如果贴片晶振焊盘下方存在寄生电容过大,则会直接导致晶振频偏或输出频率不稳定,引发电子设备功能性不良。 在常温之下。PCB板工作时可能不会出现问题,但是在一些高低温的条件下,寄生电容就会增加或不稳定,这将直接影响到晶振输出频率的稳定性精度。因此在贴片晶振PCB布线时,应该考虑挖空晶振下方的平面层,尽量减少寄生电容,从根本上消除隐患。 标签:PCB布线, 寄生电容, 晶振位置, 晶振布线, 晶振抗干扰设计, 贴片晶振 上一篇: DLD2不良导致晶振休眠原因分析 下一篇: 有源晶振和无源晶振电路差异及应用注意事项 推荐产品 SMD1210 VCXO5032 SMD2016