2025-02-22

晶振匹配电容过小会正偏吗？ 答：是的。晶振匹配电容过小，会导致频率偏正。 （32.768KHz晶振与32MHz晶振应用电路图例） 如果发生晶振输出频率偏正现象，请增大外接匹配电容。举例：如果外接电容为12PF，请尝试调至15pF、18pF或22pF。关于两颗外接电容，建议等值调整，以确保晶振输出频率…

2025-02-04

（实测24MHz晶振偏负向，时间会慢，理想状态为：24.000000MHz） 用外部晶振时间太慢应该增大电容还是减小电容？ 答：应该减小两颗外接电容，建议等值减小。 晶诺威科技建议以3pF为单位减小电容值，同时通过频率计观察晶振输出频率变化情况。如下图所示，如果晶振频率为24MHz，观测到的频率越靠…

2025-01-21

晶体的负载电容会影响起振吗？ 答：会的。若晶体的负载电容选择错误，可能导致晶体频偏、起振慢或不起振等问题。 晶诺威科技建议： 关于晶体的负载电容选择，请参照芯片手册及晶振供应商给出的最佳匹配电容参考值。

2024-11-04

低功耗晶振具备两个特点：低负载及低阻抗 以最小能量实现可靠的振荡许多小型电池供电的设备基于“片上系统”（SoC）组件，在这些应用中，功耗是关键因素。 如今，低功耗通常通过使用较低的工作电压来实现，但这对石英晶振电路的振荡可靠性产生了负面影响。为了弥补这一影响，开发人员必须仔细选择组件并进行最佳电路匹…

2024-10-30

16MHz晶振的串联电阻一般多大？ 答：若16MHz无源晶振电路不存在过驱，则不需要串联电阻（Rext/阻尼电阻/Damping resistor）。如果存在诸如正弦波波形被削平等过驱（OVER DRIVEN）现象，才需要增加串联电阻，其阻值一般为几十欧姆。需要注意的是，如果串联电阻过大，可能造成晶…

2024-06-21

测量晶振频率该测哪两个脚？ 答：针对晶诺威科技生产的四脚无源晶振，一般测脚1或脚3这两个频率管脚。因为无源晶振没有方向性，建议通过振荡电路，找到哪个脚对应的是MCU的频率输入脚（OSC-OUT），进行测量会更加精准，如下图所示： 注：无源晶振的脚2和脚4仅为接地脚，如下图所示：  

2024-06-19

一个主要因素是晶振与芯片之间引线过长。由于起振电路中寄生电容大幅度增加，导致晶振电路更容易受到信号干扰。当晶振在频率范围的临界点（即边缘值）振荡时，芯片可能无法捕捉到晶振信号，导致系统工作异常。同理，有时当我们用手或用示波器探针接触晶振引脚时，手本身作为一个电容器，会瞬间改变晶振引脚电容量，造成晶振…

2024-06-02

关于无源晶振电路中外接电容CL1和CL2的选取，晶诺威科技解释如下： 英文解释： For CL1 and CL2,it is recommended to use high quality ceramic dielectric capacitance (typically) between 5pF …

2024-05-07

晶振负载对系统有什么影响？ 答：晶振负载的大小会影响晶振的谐振频率和振荡稳定性，如果负载电容过小，会导致晶振频率偏高、振荡稳定性变差；如果负载电容过大，则会导致晶振频率偏低、振荡幅度变小。

2024-04-29

晶振负载电容匹配中的杂散电容Cs预估值一般是多少？ 答：一般在3~5pF或4~6pF。 杂散电容 又称为寄生电容或分布电容，是指电子电路中不经意间产生的电容效应。在晶振电路中，杂散电容主要来源于电路板上的导线、元器件之间的绝缘不完全或元件间距过小等因素。这些电容虽然微小，但却会对晶振的性能产生显著影…