2023-08-24

晶振布线为何要加粗？ 答：减少晶振信号来自电路的干扰，因为电路过细，电阻会增大，电流会趋于不稳定，容易造成杂讯。 解释： 晶振线路加粗和尽量缩短与芯片之间距离是一个目的，就是减少信号电路中的阻抗及干扰，保障晶振频率信号传输后的精准性及稳定性。 电磁干扰对晶振性能的影响原因  1、电磁场中的电流感应：…

2023-04-05

四脚及两脚无源晶振焊盘图： 四脚及两脚无源晶振内部结构图：     在PCB布线时，为了避免晶振输出的频率信号受干扰或减弱，建议无源晶振（晶体谐振器）的一对信号线要走成类差分的形式，走线尽量短、且要加粗并进行包地处理，效果如下图所示： 注：无源晶振的两个管脚（信号输入脚与信号输出…

2022-05-31

（晶振抗干扰电路：关于电源，信号线,GND及隔离区图示） 晶振抗干扰电路设计时，请注意以下六点： 1、在晶振布线时，尽量将晶振靠近芯片方式、缩短布线长度，匹配电容也一样 2、晶振走线要直 3、晶振走线不能有过孔 4、晶振位置不要靠近高压，大电流的电源走线 5、有源晶振一般比无源晶振抗干扰能力更强，因…

2022-04-25

正常芯片及电路板都会存在4PF~6PF左右的杂散电容，因此：  接32.768KHz的无源晶振时，如果负载CL=12.5PF，建议外接电容18~22PF，并接地构成回路，否则时间容易产生过大偏差。 接8MHz的无源晶振时，若负载CL=12PF，建议外接电容15PF；若负载CL=20PF，建议外接电容…

2022-02-22

为何晶振布置在PCB边缘时会导致辐射超标？ 如上图所示：当晶振布置在PCB中间或离PCB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地（GND）之间，即在PCB内部，分布到参考接地板的电场大大减小，从而导致晶振与参考接地板之间的寄生电容大大减小。反之，若晶振布置…

2021-06-02

4个引脚晶振分为无源晶振和无源晶振两种，这两种晶振引脚接法有本质区别，对此需要特别引起注意。 首先，4个引脚无源晶振对角接线，不用担忧贴反。两个具备频率功能的引脚为脚1（晶诺威科技产四引脚无源贴片晶振脚1有明显缺角标识）和脚3（脚3为脚1对角），分别为频率输出脚与频率输入脚，这两个引脚没有方向性。脚…

2020-10-13

晶振在电路板中起到提供时钟信号的关键作用。我们在布线时应该优先设计晶振的位置，以规避时钟受周围信号干扰而导致电路板上电不良之隐患。 1、有正弦波输出的贴片晶振，输出负载为10k;如果10k的负载能力不够，必须加缓冲电路，使PLL的参考与单片机的时钟相隔离; 2、晶振输出到PLL的信号线不能长，否则再…