2023-06-01

关于晶振皮尔斯振荡电路中的Rs，Rf，C1和C2的作用与取值，晶诺威科技解释如下： In general, the smaller the value of Rs , the faster the oscillator will start. Rs must be large enough to a…

2023-05-31

关于晶体振荡器电路Noise Immunity（抗噪声能力）解决方案，晶诺威科技说明如下: Noise is a common cause of oscillator failures; therefore, it’s important to know how to make the oscill…

2023-05-17

晶振是个小信号频率电子器件，因此很容易受到外部杂散信号干扰，从而可能导致系统时钟出现问题。晶诺威科技制造的无源晶振内部结构经由专门的抗电磁电路设计，可有效降低电磁干扰的影响，其输出频率具备高精度和高稳定度，因此可以为IC提供精准和稳定的参考时钟。针对RF射频类电子产品，如蓝牙、WiFi等短距离无线通…

2023-04-05

四脚及两脚无源晶振焊盘图： 四脚及两脚无源晶振内部结构图：     在PCB布线时，为了避免晶振输出的频率信号受干扰或减弱，建议无源晶振（晶体谐振器）的一对信号线要走成类差分的形式，走线尽量短、且要加粗并进行包地处理，效果如下图所示： 注：无源晶振的两个管脚（信号输入脚与信号输出…

2022-10-14

Crystal Printed Circuit Board (PCB) Design Guidelines晶体布线设计指南 Connect the crystal and external load capacitors on the PCB as close as possible to the …

2022-10-12

Oscillator Printed Circuit Board (PCB) Design Guidelines晶体振荡器布线设计指导  Layout the oscillator footprint on the PCB as close as possible to the input pins…

2022-07-19

晶振下方可以走线吗？ 答：不可以！ 晶振下方不可以走线。另外，晶振布放和走线同IC应在相同层（走线过程不能隔断,不要过孔换层）。时钟线路尽量短,防止形成发射天线，引发信号之间干扰。

2022-05-31

（晶振抗干扰电路：关于电源，信号线,GND及隔离区图示） 晶振抗干扰电路设计时，请注意以下六点： 1、在晶振布线时，尽量将晶振靠近芯片方式、缩短布线长度，匹配电容也一样 2、晶振走线要直 3、晶振走线不能有过孔 4、晶振位置不要靠近高压，大电流的电源走线 5、有源晶振一般比无源晶振抗干扰能力更强，因…

2022-05-18

如何减少电路板寄生电容对贴片晶振的影响？ 措施：针对多层板，建议挖空晶振下方的平面层。 原因分析： 如果贴片晶振焊盘下方存在寄生电容过大，则会直接导致晶振频偏或输出频率不稳定，引发电子设备功能性不良。 在常温之下。PCB板工作时可能不会出现问题，但是在一些高低温的条件下，寄生电容就会增加或不稳定，这…

2022-04-22

喇叭或蜂鸣器会干扰晶振正常工作吗？ 答：会！ 任何周期性物理冲击或机械振动都会对晶振的输出频率及/或幅度造成不同程度的影响，比如：马达、压电扬声器、压电蜂鸣器、喇叭等。 当晶振的正常工作受到此类干扰时，可能造成设备工作不正常，如果是通信器材，则可能会发生通信故障。 在晶振布线设计时，请最小化这种来自…